双裸片垂直堆叠、密度提升 55%：先进封装正在成为国产芯片的主战场

结论

半导体分析机构 Kurnal Insights 发布了华为麒麟 9050 Pro 的裸片显微照，首次从物理层面展示其由两颗 11.13 × 10.84 mm 裸片垂直堆叠而成，单颗面积约 120.65 mm²，略小于前代麒麟 9030S 的 122 mm²，而晶体管密度提升 55%。面积几乎没变、密度大幅上升 —— 这说明提升来自封装与垂直集成，而不是制程缩微。

三个要点

• 制程受限时，垂直集成是可用杠杆。 当单代制程推进变得更慢更贵，把两个裸片叠起来、缩短互连距离，就成为继续提升有效密度的现实路径。这也是国际大厂近年的共同方向，只是国产芯片的驱动力更多来自外部约束。
• 代价被写在散热与良率里。 垂直堆叠意味着热量更集中、制造工艺更难、单位成本更高。密度提升 55% 是结果，能不能在整机功耗与温度约束下把这 55% 用出来，是另一回事。
• 瓶颈正在从光刻转移到封装。 谁掌握先进封装产能与工艺，谁就在这条路线里握有议价权。这一点对供应链判断的价值，不亚于制程数字本身。

对你意味着什么

评估移动端与端侧芯片，别只读 nm 数字。 结合封装形态与热设计一起看：同样的制程节点，垂直堆叠与单片方案的能效曲线差别很大。

对开发者：端侧推理的红利先到。 密度提升最直接的受益方是本地推理 —— 更小的功耗预算跑更大的模型，这对隐私敏感场景是实质利好。

供应链观察指标换一个： 从「谁突破了 X nm」换成「谁拿到了先进封装产能」。

长期看，这条路的天花板在散热。 堆叠层数越多，单位体积的热流密度就越高，而移动设备的均热板与机内空间都是有限的。所以「垂直集成」不是可以无限使用的杠杆，它更像是在制程推进变慢之后，用设计复杂度换来的时间窗口。

一句话：当缩微变难，把芯片「叠起来」就成了新的技术叙事 —— 而这条赛道的门票是封装，不是光刻。

参考来源

• Kurnal Insights 分析（经 IT之家报道）：华为麒麟 9050 Pro 裸片显微照首曝

延伸阅读：72GB 改 96GB：内存正在成为 AI 芯片的准入门槛 · 算力的另一半战场：国内首条 3D 先进封装量产线通线